LatticeSC/M FPGA系列
LatticeSC/M FPGA系列
適用于系統級互連的高性能FPGA
LatticeSC/M (系統芯片/MACO) FPGA系列集成了一個高性能的FPGA結構、3.8Gbps SERDES和PCS、2Gbps并行I/O、低功耗的1V Vcc選擇、大型的嵌入式RAM以及嵌入式ASIC塊，提供了業界最高性能的FPGA。
LatticeSC根據當今基于連接的高速系統的要求而設計，推出了針對諸如以太網、PCI Express、SPI4.2以及高速存儲控制器等高吞吐量標準的最佳解決方案。LatticeSC配備了嵌入式存儲器、用于高端系統設計的層次化的時鐘及時鐘管理資源。針對低成本、系統級的集成，LatticeSCM系列提供了MACO (Masked Array for Cost Optimization)：每個器件含有高達12個嵌入式的ASIC塊以及多種工程預制的IP塊。
高性能 FPGA 結構
15K至115K四輸入查找表
139至942 I/O
700MHz 全局時鐘；1GHz 邊沿時鐘
針對低功耗設計：1V Vcc選項將結構的功耗降低了44%
高速SERDES: 在600Mbps至3.8Gbps速率下，每個器件4至32個SERDES的特性:
預加重及均衡
低功耗(每信道105mW)
嵌入式物理編碼子層(PCS) 支持：PCI Express GbE, XAUI, SONET, 1G光纖, 2G光纖以及 Serial Rapid IO
PURESPEED技術：2Gbps并行I/O
擁有適應輸入邏輯（AIL）的輸入延時（INDEL）基于每個管腳動態地對齊數據，為高性能源同步I/O提供強大的支持
支持高達2Gbps的普通DDR；高達1Gbps的普通SDR；高達800Mbps的單端存儲器接口
全面支持多種標準：LVCMOS; LVTTL; PCI, PCI-X; LVDS, Bus-LVDS, MLVDS, LVPECL;器件上擁有可編程的端接電阻選擇
MACO: 片上結構化的ASIC塊，以低功耗、低成本提供工程預制的IP塊
工程預制的IP用于低成本、低功耗的系統級集成
存儲器增強的FPGA
1至7.8 Mbits嵌入式RAM塊（500MHz）
額外的分布式RAM：240K至1.8Mbits
sysCLOCK PLL及DLL
每個器件具有8個PLL，工作頻率高達1GHz
PLL支持展頻
每個器件具有12個DLL，工作頻率高達700MHz
系統級支持
IEEE 標準 1149.1 邊界掃描
IEEE 標準 1532 在系統配置
嵌入式PowerPC微處理器接口
嵌入式系統總線
